[아이티데일리] 인텔 파운드리는 ‘IEEE 국제전자소자학회(IEDM) 2024’에서 반도체 산업 발전에 기여할 새로운 혁신 기술을 공개했다고 9일 밝혔다.

이번 행사에서 인텔 파운드리는 감극성 루테늄(subtractive Ruthenium)을 활용해 칩 내 상호 연결(interconnection)을 개선해 정전 용량(capacitance)을 최대 25%까지 향상시킬 수 있는 신소재 기술을 선보였다.

또한 초고속 칩 간(chip-to-chip) 어셈블리 공정을 가능케 하는 고급 패키징을 위한 이기종 통합 솔루션을 활용해 처리량(쓰루풋)을 100배 향상시켰다고 발표했다. 이와 함께 인텔 파운드리는 GAA(gate-all-around) 스케일링을 더욱 촉진하고자 실리콘 리본펫 금속 산화물 반도체(RibbonFET CMOS)와 스케일링된 2D 펫(FET)를 위한 게이트 산화물 모듈을 사용해 디바이스 성능을 개선하는 작업을 시연했다.

인텔 파운드리 기술 리서치 부문 총괄 산제이 나타라잔(Sanjay Natarajan) 수석 부사장은 “인텔 파운드리는 반도체 산업의 로드맵을 정의하고 구축하기 위해 지속적으로 노력하고 있다. 최근의 혁신은 미국에서 개발된 최첨단 기술을 제공하고, 미국 칩스(CHIPS) 법의 지원과 함께 균형 잡힌 글로벌 공급망을 구축하고 미국 내 제조 및 기술 리더십을 회복하려는 인텔의 노력과 위치를 강조한다”고 밝혔다.

업계에서는 2030년까지 1조 개의 트랜지스터를 칩에 탑재하는 것을 목표로 하고 있다. 트랜지스터 및 인터커넥트 확장의 발전과 미래 첨단 패키징 기능은 AI와 같이 더 나은 전력 효율성과 고성능, 비용 효율성이 필요한 컴퓨팅 애플리케이션에 대한 폭증하는 요구를 충족시키는 데 필수적이다.

또한 업계는 상호 연결 혼잡을 줄이고 지속적인 확장을 위해 인텔 파운드리의 파워비아(PowerVia) 후면 전력 공급을 강화하고 있다. 이를 위해선 새로운 소재 형태의 추가 지원을 필요로 한다. 이는 무어의 법칙을 지속하고 반도체를 새로운 AI 시대로 이끄는 데 필수라는 게 회사 측 설명이다.

인텔 파운드리는 미래 노드를 위한 상호 연결 확장을 위해 구리 트랜지스터의 예상되는 한계를 해결하고 기존 어셈블리 기술을 개선하며 GAA 확장 및 그 이상을 위한 트랜지스터 로드맵을 지속적으로 정의하고 구체화하는 여러 대안을 제안했다.

인텔 파운드리는 감극성 루테늄, SLT(Selective Layer Transfer), 실리콘 리본펫 금속 산화물 반도체, 스케일링된 GAA 2D 펫을 위한 게이트 산화물 등의 활용을 이번 행사에서 선보였다.

아울러 실리콘보다 더 높은 성능을 제공하고, 더 높은 전압과 온도를 견딜 수 있는 전력 및 무선 주파수(RF) 전자 장비를 위한 새로운 기술인 300밀리미터(mm) 질화 갈륨(GaN) 기술을 토대로 연구를 발전시켰다. 이는 고성능 스케일링된 강화-모드 GaN MOSHEMT(금속 산화물 반도체 고전자 이동도 트랜지스터)로, 300mm GaN-on-TRSOI 기판에서 제작됐다. GaN-on-TRSOI와 같은 첨단 엔지니어링 기판은 신호 손실을 줄이고 신호 선형성을 개선하며, 백사이드 기판 처리를 통해 첨단 통합 체계를 구현함으로써 RF 및 전력 전자 장비와 같은 애플리케이션에서 더 나은 성능을 발휘할 수 있다.

이외에도 인텔 파운드리는 향후 10년간 더 효율적인 AI를 실현하기 위한 세 가지 핵심 방향으로 △용량, 대역폭 및 지연시간 병목 현상을 해소하기 위한 첨단 메모리 통합 △인터커넥트 대역폭 최적화를 위한 하이브리드 본딩 △커넥티비티 솔루션을 갖춘 모듈형 시스템 확장 등을 제시했다.