°¡¿Â¾ÆÀÌ ºñ¾ÆÀÌ¸ÅÆ®¸¯½º ºñÁ¨Æ®·Î ¾ÆÀÌÆ¼ÄÞ ¿¥Åõ¼ÒÇÁÆ® ÁöƼ¿ø Ƽ¸Æ½º¼ÒÇÁÆ® Å丶Åä½Ã½ºÅÛ Æ÷½Ã¿¡½º ÇÚµð¼ÒÇÁÆ® µ¥ÀÌÅͽºÆ®¸²Áî ¾ËÆ¼º£À̽º ³ª¹«±â¼ú ¾Ë¼­Æ÷Æ® À§¿¥ºñ ¿£Å°¾Æ ÀÎÇÁ¶ó´Ð½º ¸¶Å©¾Ö´Ï ½ºÄßÁ¤º¸Åë½Å À̱۷ç½ÃÅ¥¸®Æ¼ Áö¶õÁö±³½ÃÅ¥¸®Æ¼ ÆÄ¼ö´åÄÄ ÇǾØÇǽÃÅ¥¾î
02.17
ÁÖ¿ä´º½º
´º½ºÈ¨ > ÄÄÇ»ÆÃ
SKT, AI °¡¼Ó À§ÇØ ÀÚÀϸµ½º FPGA ±¹³» ù »ó¿ë µµÀÔ¡®´©±¸¡¯¡¤¡®T¸Ê¡¯¡¤¡®Tºä¡¯ µî °íµµÈ­ À§ÇÑ ±â¹Ý¡¦GPU ´ëºñ ¼º´É ÃÖ´ë 5¹è, ¿ÍÆ® ´ç ¼º´É 16¹è ´Þ¼º

   
¡ã À̰­¿ø SKÅÚ·¹ÄÞ ¼ÒÇÁÆ®¿þ¾î ±â¼ú¿øÀå

[¾ÆÀÌÆ¼µ¥Àϸ®] SKÅÚ·¹ÄÞÀÌ ±¹³» ±â¾÷ Áß¿¡¼­´Â óÀ½À¸·Î ÀΰøÁö´É(AI) ºñÁî´Ï½º¸¦ À§ÇÑ µ¥ÀÌÅͼ¾ÅÍ ÀÎÇÁ¶ó¿¡ FPGA(ÇÁ·Î±×·¡¹Ö °¡´ÉÇÑ ¹ÝµµÃ¼)¸¦ ´ë±Ô¸ð·Î äÅÃ, Ȱ¿ëÇÑ´Ù. GPU(±×·¡ÇÈó¸®ÀåÄ¡) ±â¹ÝÀÇ °¡¼Ó±â¸¦ Ȱ¿ëÇØ AI¸¦ À§ÇÑ µö·¯´× Ãß·ÐÀ̳ª ÇнÀ µîÀ» ¼öÇàÇÏ´Â °ÍÀÌ ÃÖ±ÙÀÇ Ãß¼¼ÀÌÁö¸¸, SKÅÚ·¹ÄÞÀº Áö³­ 6¿ù°æºÎÅÍ À½¼ºÀνÄÀÇ Ãß·Ð ÀÛ¾÷¿¡ È¿À²ÀûÀ¸·Î ÇÁ·Î±×·¡¹ÖÇØ »ç¿ëÇÒ ¼ö ÀÖ´Â FPGA¸¦ µµÀÔÇÔÀ¸·Î½á ¼º´É°ú Àü·Â¼Ò¸ð, µ¥ÀÌÅͼ¾ÅÍ »ó¸é °ø°£ È¿À²È­ Ãø¸é¿¡¼­ ¸¹Àº ÀÌÁ¡À» °Åµ×´Ù°í ¼³¸íÇß´Ù.

16ÀÏ SKÅÚ·¹ÄÞ(»çÀå ¹ÚÁ¤È£)°ú ÀÚÀϸµ½ºÄÚ¸®¾Æ(Áö»çÀå ¾ÈÈï½Ä)°¡ °øµ¿ ±âÀÚ°£´ãȸ¸¦ °³ÃÖ, SKÅÚ·¹ÄÞÀÇ µ¥ÀÌÅͼ¾ÅÍ¿¡ AI °¡¼Ó±â·Î ÀÚÀϸµ½º FPGA¸¦ ¹èÄ¡Çß´Ù°í ¹ßÇ¥Çß´Ù.

ÀÚÀϸµ½ºÀÇ ‘ŲŨ½º ¿ïÆ®¶ó½ºÄÉÀÏ(Kintex UltraScale)’ FPGA´Â ÇöÀç SKÅÚ·¹ÄÞÀÇ À½¼ºÀÎ½Ä Ç÷§ÆûÀÎ ‘´©±¸(NUGU)’¸¦ °¡¼ÓÈ­Çϱâ À§ÇØ SKÅÚ·¹ÄÞÀÇ ÀÚµ¿ À½¼º ÀνÄ(ASR, automatic speech recognition) ¾ÖÇø®ÄÉÀ̼ÇÀ» ±¸µ¿Çϰí ÀÖ´Ù.

À̰­¿ø SKÅÚ·¹ÄÞ ¼ÒÇÁÆ®¿þ¾î ±â¼ú¿øÀåÀº ¹ßÇ¥¸¦ ÅëÇØ “ASR ¾ÖÇø®ÄÉÀ̼ǿ¡¼­ GPU¿¡ ºñÇØ ÃÖ´ë 5¹è ÀÌ»óÀÇ ¼º´ÉÀ» º¸¿´À¸¸ç, ƯÈ÷ 16¹è Çâ»óµÈ ¿ÍÆ®´ç ¼º´ÉÀ» ´Þ¼ºÇß´Ù”°í ¹àÇû´Ù. SKÅÚ·¹ÄÞÀÇ ÀÚÀϸµ½º FPGA µµÀÔÀº Çѱ¹¿¡¼­ ´ë±Ô¸ðÀÇ µ¥ÀÌÅͼ¾Å͸¦ À§ÇØ AI µµ¸ÞÀο¡¼­ FPGA °¡¼Ó±â¸¦ »ó¿ë äÅÃÇÑ ÃÖÃÊÀÇ »ç·Ê´Ù.

FPGA ±â¹Ý °¡¼Ó±â´Â ±âÁ¸ CPU Àü¿ë ¼­¹ö¿¡ È¿À²ÀûÀÎ ÀÚÀϸµ½º FPGA ¾ÖµåÀÎ(Add-In) Ä«µå¸¦ Ãß°¡ÇØ ASR ¾ÖÇø®ÄÉÀÌ¼Ç ¼­¹öÀÇ ÃѼÒÀ¯ºñ¿ë(TCO)À» ³·Ãç ÁØ´Ù. ASR ¼­¹ö´Â ºó ½½·Ô¿¡ ÀÚÀϸµ½º FPGA Ä«µå¸¦ »ç¿ë, ½±°í °£´ÜÇÏ°Ô ¿©·¯ À½¼º ¼­ºñ½º ä³ÎÀ» °¡¼ÓÈ­ÇÑ´Ù. ÇϳªÀÇ FPGA Ä«µå´Â ´ÜÀÏ ¼­¹öÀÇ ¼º´Éº¸´Ù 5¹è ÀÌ»ó ¶Ù¾î³ª¹Ç·Î »ó´çÇÑ ºñ¿ë Àý°¨ È¿°ú°¡ ÀÖ´Ù´Â °Ô ÀÚÀϸµ½º Ãø ¼³¸íÀÌ´Ù.

   
¡ã SKÅÚ·¹ÄÞÀº ÀÚÀϸµ½º FPGA¸¦ µµÀÔ, ASR ¾ÖÇø®ÄÉÀ̼ǿ¡¼­ GPU¿¡ ºñÇØ ÃÖ´ë 5¹è ÀÌ»óÀÇ ¼º´ÉÀ» º¸¿´À¸¸ç, ƯÈ÷ 16¹è Çâ»óµÈ ¿ÍÆ®´ç ¼º´ÉÀ» ´Þ¼ºÇß´Ù°í ¹àÇû´Ù.

À̰­¿ø SKÅÚ·¹ÄÞ ¼ÒÇÁÆ®¿þ¾î ±â¼ú¿øÀåÀº “Áö³­ ¸î ³â°£ ÀÌ »ê¾÷ÀÌ ¼ºÀåÇÏ°í ¹ßÀüÇÏ´Â °ÍÀ» ÁöÄѺÃÀ¸¸ç, AI °¡¼Ó±â¸¦ °³¹ßÇϴµ¥ ¾ÕÀå¼­°í ÀÖ´Ù´Â °Í¿¡ ÀںνÉÀ» ´À³¤´Ù. ÀÚÀϸµ½º ‘KCU1500’ º¸µå¿Í SKÅÚ·¹ÄÞÀÇ ÀÚü ºñÆ®½ºÆ®¸² À̹ÌÁö¸¦ ±â¹ÝÀ¸·Î ÇÑ ¼Ö·ç¼ÇÀ» ¼³°èÇÔÀ¸·Î½á, ºñ¿ë È¿À²ÀûÀÌ¸ç °í¼º´É ¾ÖÇø®ÄÉÀ̼ÇÀ» °³¹ßÇß´Ù”°í ¼³¸íÇß´Ù.

¶ó¹Î ·Ð(Ramine Roane) ÀÚÀϸµ½º ¼ÒÇÁÆ®¿þ¾î ¹× AI¼Ö·ç¼Ç ºÎ¹® Á¦Ç° ¸¶ÄÉÆÃ °â Á¦Ç° ±âȹ ´ã´ç ºÎ»çÀåÀº “AIÀÇ °æ¿ì ±â¼úÀÇ Çõ½Å ¼Óµµ°¡ ¸Å¿ì ºü¸¥µ¥, ±âÁ¸ GPU¿Í °°Àº ½Ç¸®ÄÜ Ä¨ Çϵå¿þ¾î °¡¼Ó±âµéÀº ÀÌ ¼Óµµ¸¦ µû¶ó°¡Áö ¸øÇØ ºü¸£°í È¿À²ÀûÀÎ Áö¿øÀÌ ¾î·Æ´Ù”¸é¼­, “FPFA´Â »õ·Ó°Ô ÇÁ·Î±×·¡¹ÖÇÏ´Â °ÍÀ¸·Î ºü¸£°Ô »õ·Î¿î ±â¼úÀ» µµÀÔÇÒ ¼ö ÀÖ´Ù. ÇâÈÄ¿¡´Â 7nm(³ª³ë¹ÌÅÍ) °øÁ¤ µµÀÔ µî ÀÚÀϸµ½ºÀÇ ½Ç¸®ÄÜ ÀÚü ±â¼úÀ» ´õ¿í °³¼±ÇÏ´Â ¹æÇâÀ¸·Î AI±â¼úÀ» Áö¿øÇسª°¥ °Í”À̶ó°í ¸»Çß´Ù.

¸Å´Ï½Ã ¹ÂÅ»(Manish Muthal) ÀÚÀϸµ½º µ¥ÀÌÅͼ¾Å͸¶ÄÉÆÃ ºÎ»çÀåÀº “Çѱ¹¿¡¼­ ÃÖÃÊ·Î SKÅÚ·¹ÄÞÀÇ AI µ¥ÀÌÅͼ¾ÅÍ¿¡ ÀÚÀϸµ½ºÀÇ FPGA¸¦ °ø±ÞÇÒ ¼ö ÀÖ´Â ±âȸ¸¦ °®°Ô µÅ ¸Å¿ì ±â»Ú´Ù. À̹ø¿¡ °ø±ÞÇÏ´Â ÀÚÀϸµ½ºÀÇ ‘ŲŨ½º ¿ïÆ®¶ó½ºÄÉÀÏ KCU1500’ FPGA´Â ¾ÖÇø®ÄÉÀ̼ǿ¡¼­ ÀÚÀϸµ½º°¡ °æÀï·ÂÀ» °®°í ÀÖÀ½À» º¸¿©ÁØ´Ù. ¾ÕÀ¸·Îµµ ÀÚÀϸµ½º´Â µ¥ÀÌÅÍ ¼¾ÅÍ °¡¼ÓÈ­¿¡ ¿ì¸®ÀÇ ±â¼ú ¿ª·®°ú Çõ½ÅÀ» ÁýÁßÇØ ³ª°¥ °Í”À̶ó°í ¹àÇû´Ù.

ÇÑÆí, SKÅÚ·¹ÄÞÀÇ FPGA ±â¹Ý AI¼Ö·ç¼ÇÀº ¿À´Â 10¿ù 1~2ÀÏ ¹Ì±¹ ½Ç¸®ÄÜ ¹ë¸®¿Í 10¿ù 16ÀÏ Áß±¹ º£ÀÌ¡¿¡¼­ °³ÃֵǴ ÀÚÀϸµ½º °³¹ßÀÚ Æ÷·³(XDF, Xilinx Developer Forum)¿¡¼­ ½Ã¿¬µÉ ¿¹Á¤ÀÌ´Ù.

Àαâ±â»ç ¼øÀ§
(¿ì)08503 ¼­¿ïƯº°½Ã ±Ýõ±¸ °¡»êµðÁöÅÐ1·Î 181 (°¡»ê W CENTER) 1713~1715È£
TEL : 02-2039-6160  FAX : 02-2039-6163  »ç¾÷ÀÚµî·Ï¹øÈ£:106-86-40304
°³ÀÎÁ¤º¸/û¼Ò³âº¸È£Ã¥ÀÓÀÚ:±è¼±¿À  µî·Ï¹øÈ£:¼­¿ï ¾Æ 00418  µî·ÏÀÏÀÚ:2007.08  ¹ßÇàÀÎ:±è¿ë¼®  ÆíÁýÀÎ:±è¼±¿À